實(shí)際上需要討論的內(nèi)容遠(yuǎn)不止本文提到的這些,但是我們會(huì)重點(diǎn)突出一些關(guān)鍵特性并鼓勵(lì)讀者進(jìn)一步探討這個(gè)問題。 接地平面起到公共基準(zhǔn)電壓的作用,提供屏蔽,能夠散熱和減小寄" />
緯亞電子 | SMT專業(yè)貼片加工為您提供最適合的解決方案 |
公司地址:昆山市周市鎮(zhèn)宋家港路259號(hào)
公司電話Tel:0512-50139595
電子郵件Email: steven@pcbvia.com
杭州PCB抄板公司-緯亞電子:接地平面
實(shí)際上需要討論的內(nèi)容遠(yuǎn)不止本文提到的這些,但是我們會(huì)重點(diǎn)突出一些關(guān)鍵特性并鼓勵(lì)讀者進(jìn)一步探討這個(gè)問題。
接地平面起到公共基準(zhǔn)電壓的作用,提供屏蔽,能夠散熱和減小寄生電感(但它也會(huì)增加寄生電容)的功能。雖然使用接地平面有許多好處,但是在實(shí)現(xiàn)時(shí)也必須小心,因?yàn)樗鼘?duì)能夠做的和不能夠做的都有一些限制。
理想情況下,PCB有一層應(yīng)該專門用作接地平面。這樣當(dāng)整個(gè)平面不被破壞時(shí)才會(huì)產(chǎn)生好的結(jié)果。千萬不要挪用此專用層中接地平面的區(qū)域用于連接其它信號(hào)。由于接地平面可以消除導(dǎo)體和接地平面之間的磁場(chǎng),所以可以減小印制線電感。如果破壞接地平面的某個(gè)區(qū)域,會(huì)給接地平面上面或下面的印制線引入意想不到的寄生電感。
因?yàn)榻拥仄矫嫱ǔ>哂泻艽蟮谋砻娣e和橫截面積,所以使接地平面的電阻保持小值。在低頻段,電流會(huì)選擇電阻小的路徑,但是在高頻段,電流會(huì)選擇阻抗小的路徑。
然而也有例外,有時(shí)候小的接地平面會(huì)更好。如果將接地平面從輸入或者輸出焊盤下挪開,高速運(yùn)算放大器會(huì)更好地工作。因?yàn)樵谳斎攵说慕拥仄矫嬉氲募纳娙?,增加了運(yùn)算放大器的輸入電容,減小了相位裕量,從而造成不穩(wěn)定性。正如在寄生效應(yīng)一節(jié)的討論中所看到的,運(yùn)算放大器輸入端1 pF的電容能引起很明顯的尖脈沖。輸出端的容性負(fù)載——包括寄生的容性負(fù)載——造成了反饋環(huán)路中的極點(diǎn)。這會(huì)降低相位裕量并造成電路變得不穩(wěn)定。
如果有可能的話,模擬電路和數(shù)字電路——包括各自的地和接地平面——應(yīng)該分開。快速的上升沿會(huì)造成電流毛刺流入接地平面。這些快速的電流毛刺引起的噪聲會(huì)破壞模擬性能。模擬地和數(shù)字地(以及電源)應(yīng)該被連接到一個(gè)共用的接地點(diǎn)以便降低循環(huán)流動(dòng)的數(shù)字和模擬接地電流和噪聲。
在高頻段,必須考慮一種稱為“趨膚效應(yīng)”的現(xiàn)象。趨膚效應(yīng)會(huì)引起電流流向?qū)Ь€的外表面——結(jié)果會(huì)使得導(dǎo)線的橫截面變窄,因此使直流(DC)電阻增大。雖然趨膚效應(yīng)超出了本文討論的范圍,這里還是給出銅線中趨膚深度(Skin Depth)的一個(gè)很好的近似公式(以cm為單位):
低靈敏度的電鍍金屬有助于減小趨膚效應(yīng)。
封裝
運(yùn)算放大器通常采用不同的封裝形式。所選的封裝會(huì)影響放大器的高頻性能。主要的影響包括寄生效應(yīng)(前面提到的)和信號(hào)路徑。這里我們集中討論放大器的路徑輸入、輸出和電源。
圖9示出了采用SOIC封裝(a)和SOT-23封裝(b)的運(yùn)算放大器之間的布線區(qū)別。每種封裝都有它自身的一些問題。重點(diǎn)看(a),仔細(xì)觀察反饋路徑就發(fā)現(xiàn)有多種方法連接反饋。重要的是保證印制線長(zhǎng)度短。反饋路徑中的寄生電感會(huì)引起振鈴和過沖。在圖9(a)和9(b)中,環(huán)繞放大器連接反饋路徑。圖9(c)示出了另外一種方法——在SOIC封裝下面連接反饋路徑——這樣就減小了反饋路徑的長(zhǎng)度。每種方法都有細(xì)微的差別。一種方法會(huì)導(dǎo)致印制線過長(zhǎng),會(huì)增大串聯(lián)電感。二種方法采用了通孔,會(huì)引起寄生電容和寄生電感。在給PCB布線時(shí)必須要考慮這些寄生效應(yīng)的影響及其隱含的問題。SOT-23布線差幾乎是理想的:反饋印制線長(zhǎng)度短,而且很少利用通孔;負(fù)載和旁路電容從很短的路徑返回到相同的地線連接;正電源端的電容(圖9(b)中未示出)直接放在PCB背面的負(fù)電源電容的下面。
低失真放大器的引腳排列:ADI公司提供的一些運(yùn)算放大器(例如AD80451)采用了一種新的低失真引腳排列,有助于消除上面提及的兩個(gè)問題;而且它還提高了其它兩個(gè)重要方面的性能。LFCSP的低失真引腳排列,將傳統(tǒng)運(yùn)算放大器的引腳排列按著逆時(shí)針方向移動(dòng)一個(gè)引腳并且增加了一個(gè)輸出引腳作為專用的反饋引腳。
低失真引腳排列允許輸出引腳(專用反饋引腳)和反相輸入引腳之間可以靠近連接,如圖11所示。這樣極大地簡(jiǎn)化和改善了布線。杭州PCB|杭州smt
這種引腳排列還有一個(gè)好處就是降低了二次諧波失真。傳統(tǒng)運(yùn)算放大器的引腳配置中引起二次諧波失真的一個(gè)原因是同相輸入和負(fù)電源引腳之間的耦合作用。LFCSP封裝的低失真引腳排列消除了這種耦合所以極大地降低了二次諧波失真;在有些情況下多可降低14 dB。圖12示出了AD80992 采用SOIC封裝和LFCSP封裝失真性能的差別。
這種封裝還有一個(gè)好處——功耗低。LFCSP封裝有一個(gè)裸露的焊盤,它降低了封裝的熱阻,從而能改善θJA值約40%。因?yàn)榻档土藷嶙?,所以降低了器件的工作溫度,也就相?dāng)于提高可靠性。
目前,ADI公司提供采用新的低失真引腳排列的三種高速運(yùn)算放大器:AD8045,AD8099和AD80003。
布線和屏蔽
PCB上存在各種各樣的模擬和數(shù)字信號(hào),包括從高到低的電壓或電流,從DC到GHz頻率范圍。保證這些信號(hào)不相互干擾是非常困難的。
回顧前面“誰都別信”部分的建議,關(guān)鍵的是預(yù)先思考并且為了如何處理PCB上的信號(hào)制定出一個(gè)計(jì)劃。重要的是注意哪些信號(hào)是敏感信號(hào)并且確定必須采取何種措施來保證信號(hào)的完整性。接地平面為電信號(hào)提供一個(gè)公共參考點(diǎn),也可以用于屏蔽。如果需要進(jìn)行信號(hào)隔離,首先應(yīng)該在信號(hào)印制線之間留出物理距離。下面是一些值得借鑒的實(shí)踐經(jīng)驗(yàn):
* 減小同一PCB中長(zhǎng)并聯(lián)線的長(zhǎng)度和信號(hào)印制線間的接近程度可以降低電感耦合。
* 減小相鄰層的長(zhǎng)印制線長(zhǎng)度可以防止電容耦合。
* 需要高隔離度的信號(hào)印制線應(yīng)該走不同的層而且——如果它們無法完全隔離的話——應(yīng)該走正交印制線,而且將接地平面置于它們之間。正交布線可以將電容耦合減至小,而且地線會(huì)形成一種電屏蔽。在構(gòu)成控制阻抗印制線時(shí)可以采用這種方法。
高頻(RF)信號(hào)通常在控制阻抗印制線上流動(dòng)。就是說,該印制線保持一種特征阻抗,例如50 Ω(RF應(yīng)用中的典型值)。兩種常見的控制阻抗印制線,微帶線4和帶狀線5都可以達(dá)到類似的效果,但是實(shí)現(xiàn)的方法不同。
微帶控制阻抗印制線,如圖13所示,可以用在PCB的任意一面;它直接采用其下面的接地平面作為其參考平面。
公式(6)可以用于計(jì)算一塊FR4板的特征阻抗。
H表示從接地平面到信號(hào)印制線之間的距離,W表示印制線寬度,T表示印制線厚度;全部尺寸均以密耳(mils)(10-3英寸)為單位。er表示PCB材料的介電常數(shù)。
帶狀控制阻抗印制線(參見圖14)采用了兩層接地平面,信號(hào)印制線夾在其中。這種方法使用了較多的印制線,需要的PCB層數(shù)更多,對(duì)電介質(zhì)厚度變化敏感,而且成本更高—所以通常只用于要求嚴(yán)格的應(yīng)用中。
用于帶狀線的特征阻抗計(jì)算公式如公式(7)所示。
保護(hù)環(huán),或者說“隔離環(huán)”,是運(yùn)算放大器常用的另一種屏蔽方法,它用于防止寄生電流進(jìn)入敏感結(jié)點(diǎn)。其基本原理很簡(jiǎn)單——用一條保護(hù)導(dǎo)線將敏感結(jié)點(diǎn)完全包圍起來,導(dǎo)線保持或者迫使它保持(低阻抗)與敏感結(jié)點(diǎn)相同的電勢(shì),因此使吸收的寄生電流遠(yuǎn)離了敏感結(jié)點(diǎn)。圖15(a)示出了用于運(yùn)算放大器反相配置和同相配置中的保護(hù)環(huán)的原理圖。圖15(b)示出用于SOT-23-5封裝中兩種保護(hù)環(huán)的典型布線方法。
結(jié)語
高水平的PCB布線對(duì)成功的運(yùn)算放大器電路設(shè)計(jì)是很重要的,尤其是對(duì)高速電路。一個(gè)好的原理圖是好的布線的基礎(chǔ);電路設(shè)計(jì)工程師和布線設(shè)計(jì)工程師之間的緊密配合是根本,尤其是關(guān)于器件和接線的位置問題。需要考慮的問題包括旁路電源,減小寄生效應(yīng),采用接地平面,運(yùn)算放大器封裝的影響,以及布線和屏蔽的方法。
(杭州PCB|杭州smt|杭州PCB設(shè)計(jì)|杭州pcb打樣|杭州pcb抄板|杭州pcb板生產(chǎn)廠家-杭州緯亞電子科技有限公司)
來源:高速PCB布線實(shí)踐指南 (下)
本文《高速PCB布線實(shí)踐指南 (下)》由昆山緯亞電子有限公司發(fā)布在分類[企業(yè)新聞],未經(jīng)許可,嚴(yán)禁轉(zhuǎn)載發(fā)布。
上一篇:PCB行業(yè)中關(guān)于RoHS指令有害物質(zhì)的檢測(cè)方法
下一篇:高速PCB布線實(shí)踐指南 (上)